زبان های Verilog و VHDL از پشتیبانی گسترده ای در صنعت برخوردار دارند. هر دو زبان استاندارد IEEE هستند و توسط ابزارهای سنتز ASIC و FPGA پشتیبانی می شوند. زبان های مورد استفاده برای طراحی مدارهای آنالوگ، مانند Spice نقش بسیار مهمی در تشخیص مسیرهای بحرانی از نظر زمانبندی ایفا می کنند. اما این زبان ها در طرح های بزرگ، بار محاسباتی زیادی را تحمیل می کنند و سبک های انتزاعی طراحی را پشتیبانی نمی کنند و هنگام استفاده از یک مقیاس وسیع، غیر عملی می شوند. زبان های مرکبی مانند Verilog A در طراحی مدارهای سیگنال مختلط که دارای مدارهای آنالوگ و دیجیتال هستند، استفاده می شوند. در حال حاضر، زبان های طراحی سطح سیستم از قبیل SystemC برای پشتیبانی سطوح انتزاع طراحی بالاتر از آنچه توسط Verilog یا VHDL پشتیبانی می شوند، ظهور کردهاند. در این راهنما به معرفی SystemC به عنوان یک زبان کارآمد برای طراحی در سطح سیستم میپردازیم.
SystemC که امروز به استاندارد IEEE Std-1666 در آمده، بر خلاف تصور بسیاری از طراحان یک زبان نیست، بلکه در حقیقت یک کتابخانه نوشته شده به زبان C++ است. در اواسط دهه ١٩٩٠، طراحان و مهندسینی از Synopsys، دانشگاه کالیفرنیا، فرانتِیر و IMEC ایده ی SystemC را معرفی کردند. در ١٩٩٩ نسخه آزمون این کتابخانه (نسخه ٠,٩) توسط OSCI عرضه شد. اولین نسخه SystemC (نسخه ١,٠) در سال ٢٠٠٠ انتشار یافت. در این نسخه نوع داده ها، پروسس ها، ماجول ها و پورت ها پیاده سازی شده بود. بعد از انجام برخی تجدید نظرها و تغییرات، در سال ٢٠٠5 OSCI نسخه ٢,1 SystemC را عرضه نمود. در دسامبر همان سال SystemC توسط IEEE استاندارد شد. SystemC یک کتابخانه از C++ است و دارای مشخصاتی است که با تکیه بر آن ها می تواند به عنوان یک توصیف کننده سخت افزاری نیز استفاده شود. با تکیه بر همین مشخصات SystemC به عنوان یک زبان طراحی در سطح سیستم بسیار کاربرد دارد. از مهمترین ویژگی های سخت افزاری که در این کتابخانه از C++، تعبیه شده است، می توان به هم زمانی (concurrency) و نوع داده های سخت افزاری اشاده کرد. با وجود تسهیلات نام برده، استفاده از این کتابخانه برای مدل سازی سخت افزار آسان به نظر می رسد، اما هنوز این سوال مطرح است که SystemC چه مزایایی بیش از سایر زبان های توصیف سخت افزار نظیر Verilog و VHDL دارد. برخی از اهداف طراحی به وسیله SystemC در زیر خلاصه شده اند.
طراحان نیاز به محیط همگنی جهت طراحی هم زمان سخت افزار و نرم افزار دارند و SystemC چنین محیطی را به خوبی برای آن ها فراهم می آورد.
طراحان SystemC می توانند طرح خود را در هر سطح از تجرید توصیف کنند. اما با توجه به ویژگی های SystemC اکثر طراحان ترجیح می دهند از SystemC برای طراحی در سطح سیستم بهره ببرند.
شبیه سازی سیستم توصیف شده به وسیله SystemC در سطح سیستم، در مقایسه با سایر زبان های توصیف سخت افزار بسیار سریع تر است. چرا که تعداد رخدادهای (events) سطح انتقال ثبات در مقایسه با سطح سیستم به طور قابل ملاحظه ای بیشتر است.
